T2。WR是命令为从内存控制器写入DDR4中，内存控制器需控制DQS信号在真正的数据有效前拉高一到两个时钟周期，因此wr信号在T2时钟周期有效。