敏感源不同，产生物不同，消耗资源不同，数据信号运行时间不同。1、敏感源不同：锁存器是一种对脉冲电平(即0或者1)敏感的电路，而触发器是一种对脉冲边沿(即上升沿或者下降沿)敏感的电路。2、产生物不同：锁存器对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生，这对于下一级电路是极其危险的。而触发器则不易产生毛刺。3、消耗资源不同：如果使用门电路来搭建锁存器和触发器，则锁存器消耗的门资源比触发器要少，这是锁存器比触发器优越的地方。因为锁存器的特点有时候锁存器是不能被代替的。4、数据信号运行时间不同：若数据信号有效滞后于控制信号有效，则选择锁存器；若数据信号提前于控制信号到达并且要求同步操作，则采用触发器。尽管如此，在FPGA的电路设计中，应尽可能避免使用锁存器。5、锁存器（latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。6、触发器（flipflop）是边沿敏感的存储单元，数据存储的动作由某一信号的上升或者下降沿行同步的。（钟控D触发器其实就是D锁存器，边沿D触发器才是真正的D触发器）。