要设计一个同步7进制加法计数器，首先从模7的逻辑状态着手，当Q3Q2Q1Q0从0000变化到0110，即Q2Q1变为11时，需要实现这个特定的二进制状态。为此，可以使用一个2输入与非门（例如74LS10）来处理Q2Q1，将源门输出接到加载端，并确保其余输入（D3D2D1D0）接地，以保持计数器的正确工作。

一个可行的实现方案是利用74LS161同步4位二进制加法计数器，它具备同步并行预置功能，清零和置数操作，以及进位输出，方便与其他计数器串联。同时，可以配合三输入与非门和4511，构建出所需的七进制计数逻辑，再连接共阴七段数码LED显示器，以直观显示计数结果。

计数器的基本构造是基于触发器，区分同步和异步计数器主要看触发器的翻转同步性。同步计数器在接收到计数脉冲时，所有触发器会同时翻转，而异步计数器的翻转则不是同步的。

根据计数过程，计数器可以分为加法计数器（如我们所要设计的，计数随脉冲递增）和减法计数器（递减计数）。7进制加法计数器就是典型的加法计数器，其特点是数字随输入脉冲的增多而递增。

以上内容参考自百度百科的“同步计算器”条目，提供了一定的理论基础和设计指导。